完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
大家好,
我试图将ISERDES1原语模拟为独立模块。 我用MMCM生成了必要的时钟。 我已经根据我的理解生成了测试台刺激。 所有我希望看到的是并行输出上的四个1,但由于一些重要的因素,我可能会丢失,我没有看到它。 我已经附上了这篇文章的文件,非常感谢任何信息。 谢谢你们花时间查看帖子。 Shax ISERDES1.rar 6 KB |
|
相关推荐
1个回答
|
|
|
乍一看似乎缺少CLKB输入。
尝试: .CLKB(!CLK) -R -------------------------------------------------- --------------------------不要忘记回复,不要接受作为解决方案----------- -------------------------------------------------- --------------- |
|
|
|
|
只有小组成员才能发言,加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3055 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1166浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 10:49 , Processed in 0.619684 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
1867
