完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我使用的是zc706评估板。 我正在尝试将我的主板与RF卡连接，我有以下问题。 我试图在一个引脚上驱动一个时钟，但它似乎没有工作。 Ι用示波器测量输出引脚。 Fyi，我将zynq处理系统的主时钟外部设为外部，并将其分配给多个引脚。 当然，首先我建议ug，以便找到他们有能力的合适的连接器（不是vadj或gnd或n / a）。 我是否必须配置更多内容才能使其正常工作？ 提前做出来的， 乔治 
0
|
|
相关推荐
4个回答
|
|
|
@gefloroshow你在这些别针上开时钟了吗？
你使用过ODDR吗？ -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
|
|
|
|
|
|
|
|
乔治 -
如果器件已编程且内部时钟有效，则应看到输出时钟。 你必须有一个更基本的问题。 首先，你确定正在编程PL吗？ 如果是这样，PS是否启动进入linux？ 内核禁用块设计中启用的PL时钟是一个常见问题。 确保PS中确实启用了您正在尝试查看的PL时钟。 短发 |
|
|
|
|
|
鲍勃你好，
我没有使用Linux进行启动。 我使用了一个独立的应用程序来开发我的应用程序。 所以我使用了一个.elf引导程序和一个.bit文件。 我下载的程序使用了几个printfs，所以我认为一切都已成功下载。 谢谢， 乔治 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1329浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
457浏览 1评论
2012浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
816
评论
淘帖
1376
