完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
请帮忙。
我通过MIG 2.3生成两个内存控制器。 在合成报告中合成后，已经写了：粘合IOB的数量：560中的864 154％如何避免它？ 我使用Virtex-5和两个UDIMM。 
0
|
|
相关推荐
2个回答
|
|
|
您使用的是user_design还是example_design？
user_design需要与您的逻辑相连。 否则，所有用户界面逻辑都将出现在FPGA引脚上。 example_design显示了如何将用户界面连接到内存控制器的示例。 如果你合成它，你应该看到更少的引脚。 |
|
|
|
|
|
我无法用任何方式理解给定的核心。是否有一个带有两个控制器DDR2的项目示例？
或者项目示例的链接？ 你可以分享吗？ 消息xheadx于02-01-2009 05:19 PM编辑 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1069浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1999浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1667
评论
淘帖
1180
