完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我的RTL中有200多个乘法器,我需要将它合成一个V4LX200。
你可能知道LX200只有96个女性,所以我必须把我的孩子分成不同的部分。 一些大的比特宽度(如12X12,16X12,18X18)需要合成到mult18x18(或DSP48)中; 而小型需要以LUT为基础取代。 我的问题是:剂量ISE提供任何指令,如synplify constrant“syn_multstyle”?然后我可以在RTL中添加一个选项(当然是通过脚本完成)来选择我需要的。 |
|
相关推荐
1个回答
|
|
似乎没有人知道.... :)
我自己回答: Verilog语法示例在模块或信号声明之前立即放置此属性:(* mult_style =“{auto | block | pipe_block | kcm | csd | lut | pipe_lut}”*)对于Virtex,Virtex-E,Spartan-II和Spartan -IIE,默认是lut。 对于Virtex-II,Virtex-II Pro,Virtex-II Pro X,Virtex-4,Virtex-5,Spartan-3,Spartan-3E,Spartan-3A和Spartan-3A D,默认为auto。 |
|
|
|
只有小组成员才能发言,加入小组>>
2215 浏览 7 评论
2640 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3188 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2243 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
491浏览 1评论
1570浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2217浏览 0评论
543浏览 0评论
1704浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-26 17:19 , Processed in 1.030468 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191