完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
如果我将CFGBVS设置为GND并且我使用主SPI配置模式，我可以将bank 14设置为1.8V并将bank 15设置为3.3 V？ 从我在UG470中读到的内容来看，如果电压高于1.8V，配置过程中的配置引脚可能会受损。 由于我没有使用bank 15配置引脚，我相信可以将bank 15设置为3.3V。 我也不是100％肯定，因为我也在UG470中读到0,14,15组通常具有相同的电压电平。 谢谢， 利奥尔 
0
|
|
相关推荐
5个回答
|
|
|
我假设你使用Kintex或Artix设备。
SPI不使用bank15。 所以它可以是3.3V Vcco I / O. 银行0和银行14应该相同1.8 / 1.5。 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
UG470第13页清楚地解释了你在寻找什么-http：//www.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf 配置组电压选择引脚（CFGBVS）必须设置为高电平（VCCO_0）或低电平（GND），以便在存储区0,14和15中设置3.3V / 2.5V或1.8V的配置和JTAG I / O /1.5分别操作。 当CFGBVS设置为低电平以进行1.8V / 1.5V I / O操作时，VCCO_0电源和存储器0的I / O信号必须为1.8V（或更低），以避免器件损坏。 如果CFGBVS为低电平，那么用于组14和15中的配置的任何I / O引脚也必须在1.8V或1.5V下供电和工作。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨，
您确定所有配置模式下bank 15不能为3.3V。 在SPI主模式中，bank 15不是配置过程的一部分，因此我从UG 470了解到，即使CFGBVS很低，也可以将bank 15设置为3.3 V. 谢谢， 利奥尔 |
|
|
|
|
|
不，配置组电压在使用时应相同。
如果你使用15银行，就像在BPI中那样，那么银行就可以免受过压（损坏）的影响，但是由于银行被转换到人力资源银行，时间将会有所改善。 换句话说，时钟和地址时序将会关闭。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3055 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1166浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2053
评论
淘帖
747
