完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4486
|
嗨，
我对Xilinx XC7A35T-CSG325（Artix 7）和CFGBVS引脚有疑问。 我将以从机模式运行FPGA，与数据表中所述的方式相同。 与银行0一起，银行14也将在配置期间使用。 bank 0和bank 14都将提供3.3V电压，因此CFGBVS引脚也将连接到3.3V。 在配置期间不会使用Bank 15，并且最初计划提供2.5V电压。 然而，wi正在研究在该存储体上运行hstl 1.8的可能性，因此将电压改为1.8V。 根据数据表，正如我所说，如果第14和第15组上的电压高于第0组上的电压，则可能会损坏FPGA。对于我们来说情况并非如此，因为第0和第14组将提供给 3.3V。 由于我们只想为1.8行提供1.8V的电压，而我们不使用这个存储空间用于配置，我相信我们仍然认为“整个配置接口的电压兼容性”？ 这是正确的看法吗？ 最后一个主要问题，当CFGBVS引脚供电3.3V时，是否有问题可以提供1.8V的bank 15？ 在配置期间，bank 15上的电压是否会受到影响，或者它仍然会稳定在1.8V？ 如果15号线的电压是1.8V，我还能遇到其他问题吗？ 最好的问候 Viktor Nordgren 
0
|
|
相关推荐
2个回答
|
|
|
CFGVBS引脚在CONFIG阶段为CFG引脚设置IOSTANDARD。
根据我的理解，如果CFGVBS说1.8V但CFG引脚为3.3V，那么唯一致命的问题就会发生。 如果CFG引脚和CFGVBS是3.3，你可以肯定使用bank 15没有限制 |
|
|
|
|
|
>在配置期间，15号组的电压会受到影响，还是会在1.8V时保持稳定？
这个环境（VCCO_0 = 3.3V，VCCO_14 = 3.3V，VCCO_15 = 1.8V，CFGBVS = 3.3V）没问题，因为你没有使用bank 15中的任何引脚作为配置接口的一部分。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
4275
