完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我在发送布局之前正在最终确定原理图。 我希望能够对连接进行健全性检查。 我在TT144包中使用LX9并具有： 引脚65（IO_L3P_D0_DIN_MISO_MISO1_2）连接到闪存的MISO。 引脚64（IO_L3N_MOSI_CSI_B_MISO0_2）连接到闪存的MOSI 引脚38（IO_L65N_CSO_B_2）连接到从选择线 引脚70（IO_L1P_CCLK_2）连接到sclk 很抱歉这个简单的问题，但鉴于无数的引脚具有多种功能，我只想确保我做对了。 谢谢！ d 
0
|
|
相关推荐
7个回答
|
|
|
串联终端电阻理想地放置在信号源（驱动器）附近。
并联终端电阻理想地放置在离信号源最远的信号迹线的最末端。 不要将串联终端用于多负载信号，仅适用于单源和单负载的信号。 根据您的原理图设计，有更多布局指南，但这些是配置连接最有用的布局指南。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 在原帖中查看解决方案 |
|
|
|
|
|
您列出的连接表面上是正确的，但太不完整，无法保证成功。
您的指南应该是UG380图2-12。 图2-12与您的电路板设计有什么区别吗？ 如果是这样，建议您列出每个差异并将其发布到此主题以供审核。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
谢谢你的回复，鲍勃。
其他一切看起来像图2-12。 我只想仔细检查MISO / MOSI引脚，因为它们的名字中包含无数个引脚，其中包含“MISO”和“MOSI”字样。 非常感激。 d |
|
|
|
|
|
你知道布局设计师放置端接电阻的方向是什么吗？
- 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
该指南提供了一些合理的指导方针。
我想我可以将它与布局指南（UG393）一起发送。 看起来主要约束是并行终止而没有存根。 有没有其他信息你建议传递/寻找？ 非常感谢你的帮助！ |
|
|
|
|
|
串联终端电阻理想地放置在信号源（驱动器）附近。
并联终端电阻理想地放置在离信号源最远的信号迹线的最末端。 不要将串联终端用于多负载信号，仅适用于单源和单负载的信号。 根据您的原理图设计，有更多布局指南，但这些是配置连接最有用的布局指南。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
947
评论
淘帖
227
