完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我一直试图在论坛中找到对我的怀疑的答案，但我找不到确切的答案。 我们目前正在为VC709开发套件设计FMC扩展板，我有几个问题： 1.我们需要使用差分（LVDS）和单端信号（3.3V）。 两种信号类型都可以使用相同的FMC库吗？ 当然，我们将在单端信号上使用电平转换器转换为1.8V。 2.我们是否允许将引脚VREF_B_M2C和VIO_B_M2C连接到VC709中的1.8V Vadj？ 我读到了关于这种做法的矛盾评论，我更愿意知道确切的答案。 这只是为了进行健全性检查，因为我对这种设计并不熟悉。 所有银行（LA，HA，HB）的1.8V电源仅用于单端信号吗？ 特别是，我们的LVDS信号（共模电压1.25V）是否可以毫无问题地传输？ 非常感谢你的时间和答案。 
0
|
|
相关推荐
6个回答
|
|
|
1）在同一个组中组合单端LVCMOS18和差分LVDS IOSTANDARD就可以了。
2）VC709（或任何当前的Xilinx FMC载板）上未连接VREF_B_M2C，应悬空。将VIO_B_M2C连接到VADJ是常见做法。 3）对于7系列HP组，VVDO对LVDS信号的要求为1.8V，符合7系列SelectIO用户指南UG471 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
1）在同一个组中组合单端LVCMOS18和差分LVDS IOSTANDARD就可以了。
2）VC709（或任何当前的Xilinx FMC载板）上未连接VREF_B_M2C，应悬空。将VIO_B_M2C连接到VADJ是常见做法。 3）对于7系列HP组，VVDO对LVDS信号的要求为1.8V，符合7系列SelectIO用户指南UG471 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
|
我正在使用VC709板，我在夹层上将FMC1_VIO_B_M2C信号连接到3.3V，我想将Bank 36 IO用作LVCMOS33，但Vivado（15.2）返回错误信息：
“[DRC 23-20]规则违规（BIVB-1）Bank IO标准支持 - Bank 36具有不兼容的IO，因为：不支持LVCMOS33 I / O标准。移动以下端口或更改其属性：SYNTH_INTR_N， SYNTH_LOL_N，SYNTH_LOS_XAXB_N，SYNTH_OE_N，XFP_MOD_ABS，XFP_RSSI_TRIG，XFP_RX_LOS，XFP_RX_RATE_SEL和XFP_TX_DIS“。 Bank 36如何配置为与LVCMOS33兼容？ |
|
|
|
|
|
>如何将Bank 36配置为兼容LVCMOS33？
不，它不能使用LVCMOS33，因为这是HP银行，并且限制为1.8V，7VX690T设备上的所有存储体也是如此。 如果将此FMC模块插入VC709并将3.3V电压施加到VCCO，则会损坏设备。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1064浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1998浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2737
评论
淘帖
247
