完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，在250 MHz测试设计中，virtex2pro位于ADC和DSP之间。
FPGA从ADC获取差分时钟，查找高于特定阈值的采样，并将完整缓冲区传送到DSP。首先，LVDS数据总线出现故障，但后来当我们清理时钟输入时，它得到了很大改善。 现在情况要好得多。我的问题是：如果我们要转向更高频率和更高频率 更大的设计，我们必须以什么时钟速率重新设计使用关系放置的宏（如果有的话）以使接口工作？ 我们应该注意LVDS缓冲器是否有超过250 MHz的特殊调整？非常感谢，干杯，-Mani 以上来自于谷歌翻译 以下为原文 Hi, In 250 MHz test design, a virtex2pro sits between an ADC and a DSP. The FPGA gets a differential clock from the ADC, looks for samples above certain threshold, and communicates full buffers to the DSP. At first, the LVDS data bus was glitching but later it improved a lot when we cleaned the clock input. Things are much better now. My questions are: if we are to move to higher frequencies & bigger designs, at what clock rate will we have to redesign things using relationally placed macros (if ever) to make the interface works? Are there any speical tweaks beyond 250 MHz for the LVDS buffers we should be made aware of? Many thanks, Cheers, -Mani 
0
|
|
相关推荐
2个回答
|
|
|
如果你可以改变设备，我认为Virtex4和virtex5是更好的选择。
可以运行到710M（sdr）。 有Idelay（iodelay）。 它在您的应用中非常有用。（调整采样窗口） 以上来自于谷歌翻译 以下为原文 If you can change the device, I think the Virtex4 and virtex5 is better choice. it is ok to run up to 710M (sdr). There is Idelay(iodelay). It is very useful in your application.( adjust the sampling window) |
|
|
|
|
|
非常感谢您的洞察力。
我会记住未来的系统修订.-曼尼 以上来自于谷歌翻译 以下为原文 Thanks a lot for the insight. I'll keep that in mind for future system revisions. -Manny |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1161浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1064
评论
淘帖
1111
