[问答]

如何75 MHz时钟也成为FPGA板上的源时钟？

1305 时钟

问答对人有帮助，内容完整，我也想知道答案 0 嗨，大家好，关于计时我有一个小问题，我确定有一个简单的解决但想知道你们都在想什么。对......我正在使用XUP Virtex II Pro评估板。 http://www.xilinx.com/univ/xupv2p.html 我将ADC板连接到这个FPGA板，ADc板的时钟频率为75 MHz，我想让这个75 MHz时钟也成为FPGA板上的源时钟。因此，当我执行诸如采样和将ADC数据写入存储器之类的任务时，我确切地知道它何时发生变化。现在该主板已经有两个源，一个100MHz时钟和一个32MHz时钟，并且不会将它们作为选项删除。板上有足迹，看起来可以连接SMA连接或沿着这些线路的东西，但是它的EXTERNAL_CLOCK_P和EXTERNAL_CLOCK_N，但我的时钟没有分开。刚才我正在使用的源时钟toclock ADC是一个SMA连接，但ADC板上有一个输出引脚，上面有这个时钟信号，所以我不知道我是否可以从中取出一根电线，但是去哪儿？对不起，如果这看起来令人困惑，我大部分时间都会困惑自己，谢谢你的帮助。 StuartMessage由suddy72于11-02-2007 01:12 AM编辑 0
2020-5-28 09:19:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报解丽娟相关推荐 • 25MHz的时钟源如何得到4路200MHz的时钟信号？ 3061 • FPGA和usb芯片cy7c68013的时钟怎么配合工作呢？ 717 • 75mhz双路时钟缓冲器的设计与实现 2486 • 如何选择开发板时钟源？ 464 • 如何在时钟配置选项卡中将ADC时钟源限制为80MHz呢？ 195 • FPGA实战演练逻辑篇56：VGA驱动接口时序设计之3时钟约束 5500 • 如何从源时钟生成更快的时钟？ 1264 • 如何在SMACLK_P引脚上使用非差分时钟？ 1504 • STM32时钟系统有几个时钟源 1734 • RTWDOG时钟源问题求解 174 1个回答

答案对人有帮助，有参考价值 0 如果您有单端外部时钟源，则可以将其连接到 EXTERNAL_CLOCK_P并将IOSTANDARD设置为LVTTL或LVCMOS33。该这个信号只发出100欧姆终端电阻R28 它连接在EXTERNAL_CLOCK_P和EXTERNAL_CLOCK_N附近 FPGA。这可能会引起对时钟的一些反思存根到J24。您需要查看信号完整性是否良好足够的外部资源。在R28上确定应该向您展示这个。 HTH，的Gabor - Gabor

2020-5-28 09:36:02 评论举报杨玲