完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我尝试使用theaxi4-stream combiner将两个16位流组合成一个32位流,但是有些问题。
以下是PG085: TDATA Width(bytes)此参数指定每个AXI4-Streamslave接口上TDATA信号的宽度(以字节为单位)。 AXI4-Stream主接口TDATA宽度是此值乘以从属接口数参数。 此参数是一个整数,可以在0到(512 /从站接口数)之间变化。 设置为0以省略TDATA信号。 如果省略TDATA信号,则也省略TKEEP和TSTRB信号。 端口的宽度乘以8以获得以位为单位的宽度。 但事实上,我在我的项目中插入了IP,数据的宽度并没有像我的想法那样 从端口和主端口的宽度是一样的,有什么不对? |
|
相关推荐
1个回答
|
|
@ xiaoweihuacom我建议将主tdata端口连接到适当大小的接收器并验证BD,然后得出它的大小的任何结论。
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2408 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
719浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-3 00:24 , Processed in 1.259913 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号