使用ILA探针和adc时钟接口出现问题怎么办

嗨，
我在使用ILA探针和adc时钟接口时遇到了麻烦。
我想首先测试我的时钟读入，以确保它正常运行。
我有来自ADC板的差分时钟输入。
我在时钟上创建了一个简单的计数器，带有一个触发器，用于在探头中测试它。
发生的错误是clk_out引脚属性保持未定义，然后据我所知ILA创建自己的具有不同周期的时钟。
我的问题是：
我的约束是否正确设置了时钟输入引脚？
我是否必须设置create_clock，这是设置此约束的正确方法吗？
如果我不希望它从ADC读入中完全改变，为什么我必须设置时钟周期，因为它与进入的数据同步，我可能会产生时序问题。
如何将clktest_0  clk_out的块引脚属性设置为clk类型而不是undef。
我在xdc文件中尝试了两种不同的设置，我从论坛上的其他讨论中读到但没有成功。
create_clock -name clktest_0_clk_out -period 40 [get_pins clktest_0 / clk_out]
set_property TYPE clk [get_bd_ports clktest_0]
这是我到目前为止：
XDC文件：
create_clock -name adclk -period 40.000 -waveform {0.000 20.000} [get_ports clk_p]
set_property IOSTANDARD LVDS [get_ports clk_p] set_property IOSTANDARD LVDS [get_ports clk_n] set_property PACKAGE_PIN T2 [get_ports clk_p] set_property PACKAGE_PIN T1 [get_ports clk_n]
RTL模块：
库IEEE;使用IEEE.STD_LOGIC_1164.ALL;
库UNISIM;使用UNISIM.VComponents.all;
entity clktest是Port（clk_n：in std_logic; clk_p：in std_logic; clk_out：out std_logic）; end clktest;
架构clktest的行为是信号clk_buf：std_logic：='0';
开始
IBUFGDS_inst：IBUFGDS通用映射（DIFF_TERM => FALSE， - 差分终端IBUF_LOW_PWR => TRUE， - 低功耗（TRUE）与性能（FALSE）设置，用于引用的I / O标准IOSTANDARD =>“DEFAULT”）端口映射（
O => clk_buf， - 时钟缓冲器输出I​​ => clk_p， - Diff_p时钟缓冲器输入（直接连接到顶级端口）IB => clk_n - Diff_n时钟缓冲器输入（直接连接到顶级端口））
;
- BUFG：全局时钟简单缓冲器BUFG_inst：BUFG端口映射（O => clk_out， - 1位输出：时钟输出I => clk_buf - 1位输入：时钟输入）;
结束行为;