完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我目前正在使用外部多路复用器在Vivado 2017上开展一个项目。 关于约束文件(.xdc),我有一个更普遍的问题。 如何创建自己的xdc文件? 通常,您是从完整的zedboard约束文件开始并自己评论一下,还是Vivado可以为您创建一个? 还有一个我可以看到的地方解释了Zynq 7000的完整约束文件以及何时使用它们? 谢谢 山姆 |
|
相关推荐
1个回答
|
|
嗨@ se31berg
本教程将很有帮助。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_1/ug945-vivado-using-constraints-tutorial.pdf 谢谢,维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2321 浏览 7 评论
2729 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2368 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
652浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
461浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
222浏览 1评论
668浏览 0评论
1860浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-29 06:40 , Processed in 1.055685 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号