完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
错误：Bitgen：342 - 此设计包含具有位置（LOC）的引脚
不是用户分配的用户分配或I / O标准（IOSTANDARD）。 这可能会导致I / O争用或与电路板电源不兼容 连接影响性能，信号完整性或在极端情况下 导致设备或其连接的组件受损。 至 防止此错误，强烈建议指定所有引脚位置和 I / O标准，以避免潜在的争用或冲突，并允许正确 比特流创建。 将此错误降级为警告并允许比特流 创建具有未指定的I / O位置或标准，您可以应用 跟随bitgen切换：-g UnconstrainedPins：允许 错误：Bitgen：157 - 由于上述错误，Bitgen将终止。 请帮我解决这个问题 MY_PINS.ucf 1 KB 
0
|
|
相关推荐
3个回答
|
|
|
@sreejisg，
检查以下答复记录： https://www.xilinx.com/support/answers/41615.html --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
@sreejisg除上述帖子外，如果您需要KC705约束的帮助，可以参考UG810的附录C. http://www.xilinx.com/support/documentation/boards_and_kits/kc705/ug810_KC705_Eval_Bd.pdf
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2372 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2421 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
745浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
351浏览 1评论
749浏览 0评论
1950浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1511
评论
淘帖
1707
