完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我在KC705板上发现了一个错误。 它产生200MHz差分时钟，由SIT9102用于DDR3，电压为2.5V。但是，HP BANK的VCCO仅为1.5V。 它是否匹配？但在VC709主板上，需要进行如下测量？ 衡量的影响是什么？ PS：第一张图片是KC705，另一张图片是VC709。 谢谢大家的回复！ 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
对于将存储器系统输入时钟sys_clk.ref_clk置于其中一个存储体内的CCIO引脚上的DDR3接口，MIG将DIFF_SSTL15 I / O标准（VCCO = 1.5V）分配给CCIO引脚。 由于DIFF_SSTL15和LVDS输入使用相同的差分输入接收器，因此LVDS时钟源可以直接连接到DIFF_SSTL15 CCIO引脚。 请通过以下链接了解更多详情 http://www.xilinx.com/support/answers/40603.html 所以KC705是正确的，并且已知可行 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
对于将存储器系统输入时钟sys_clk.ref_clk置于其中一个存储体内的CCIO引脚上的DDR3接口，MIG将DIFF_SSTL15 I / O标准（VCCO = 1.5V）分配给CCIO引脚。 由于DIFF_SSTL15和LVDS输入使用相同的差分输入接收器，因此LVDS时钟源可以直接连接到DIFF_SSTL15 CCIO引脚。 请通过以下链接了解更多详情 http://www.xilinx.com/support/answers/40603.html 所以KC705是正确的，并且已知可行 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1029浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1529
评论
淘帖
1734
