完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在Simulink内部使用System Generator,如何使用Xilinx Kintex 7评估板(KC705)执行以下操作?
读入DIP开关的值,该开关连接到FPGA引脚Y28。 使用DIP开关的状态(高或低)打开或关闭LED DS4,它连接到FPGA引脚AB8。 谢谢, 杰夫 |
|
相关推荐
2个回答
|
|
嗨,
这可以使用非存储器映射端口和硬件协同仿真来实现,请参考 UG897(Vivado)或UG640(ISE)中的板特定I / O端口和“创建自己的自定义编译目标” 对于kC705 HW Co-sim目标,可以随时使用 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug897-vivado-sysgen-user.pdf http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/sysgen_user.pdf 另请查看以下关于相关讨论的链接 http://myfpgablog.blogspot.in/2009/12/sysgen-create-new-hwcosim-target-with.html http://forums.xilinx.com/t5/Xilinx-Boards-and-Kits/ML605-Led-Testing-by-Hardware-Co-Simulation/td-p/186522 希望这可以帮助 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2262 浏览 7 评论
2668 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2156 浏览 9 评论
3228 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2299 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
549浏览 1评论
1619浏览 1评论
117浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2269浏览 0评论
586浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-8 17:26 , Processed in 1.168172 second(s), Total 80, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191