完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我有一个带有多个IP的自定义IP，其公共参数为32位X.现在我想在另一个项目中使用此IP，如果我想更改X的值，那么IP中存在的所有实例都应该更改。 我怎样才能做到这一点？ 如何使用不同的参数？ 例如，Xilinx Ip如何用于具有不同参数的多个电路板。 谢谢， 瓦尔玛。 
0
|
|
相关推荐
3个回答
|
|
|
嗨@varma，
通常这是通过通用参数来配置IP。 并且您将在RTL代码中使用if-gernerate或for-generate循环。 希望有所帮助， 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
|
嗨@varma，
假设您有一个名为IP_top的IP，您希望为名为IP_sub的子IP包含1到32个实例。 黄色对于参数化IP来说重要的是什么 在VHDL中，在IP_top中你会有类似的东西： 实体IP_top是 通用（ NB_instance：整数：= 32 ） 港口（ clk：std_logic; A_inp：在std_logic_vector中（NB_instance - 1 downto 0）; B_outp：out std_logic_vector（NB_instance - 1 downto 0）; ）; 结束IP_top; IP_top的架构拱是 组件IP_sub是 ... 最终组件; 开始 INST_GEN：因为我在0到NB_instance-1生成 IP_sub_inst：IP_sub端口映射（ my_inp => A_inp（i）， my_outp => B_outp（i） ） 结束生成 希望有所帮助， 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1053浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
436浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1063
评论
淘帖
1877
