完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
Si5324已用于Xilinx参考设计(KC705评估板),可为10 gig SFP生成时钟。 https://www.xilinx.com/support/documentation/application_notes/xapp1199-smpte2022-56-over-ip.pdf 我用K7070评估板测试了这个项目,它工作正常。 现在我正在修改此参考设计以匹配我的自定义板并映射所有相应的引脚。 Si5324由I2C地址映射控制,在我的定制板中,Si5324地址与评估板相同。 与评估板相比,我的定制电路板中唯一缺少的是IC PCA9548ARGER,它将I2C FPGA引脚映射到不同的组件(参见附件)。 还有一个名为“IIC_MUX_RESET_B”的信号来自参考设计并进入该IC。 由于我在定制板中没有这样的IC,所以我在程序中将其声明为信号。 休息与评估板相同。 我编译了程序并在定制板上加载,但Si5324没有生成任何时钟。 我用示波器检查了引脚28和29,这是Si5324的输出引脚,它没有产生任何时钟。 这有什么不对? 有什么建议吗? |
|
相关推荐
2个回答
|
|
@fpgalearner我不知道完整的参考设计,但从你的描述我怀疑这是解决Si5324的问题。
在参考设计中,I2C命令被发送到第一个连接到PCA9548,然后命令它连接到Si5324 I2C线路,以发送相应的I2C命令来设置时钟频率。 您需要修改该部件,因为您没有PCA9548。 您只需直接寻址Si5324并设置所需的时钟频率即可。 -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
None
|
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
767浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
381浏览 1评论
1974浏览 0评论
691浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 17:35 , Processed in 1.125611 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号