完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好!
我很重视Zynq开发和ZC706板。 我试图使用1G铜SFP插头在sfp上建立一个简单的以太网环回。 遗憾的是设计不起作用,经过一段时间的调试后,我确定sfp IP(Xilinx的千兆以太网PCS / PMA)保持复位状态(未设置resetdone输出)。 在那种情况下,我决定检查时钟,所以我测量了电阻器R251上的时钟,它给出了预期的125MHz。 我观察到的相同的良好结果是在电容器C138和C141之后测量信号的差异。 不幸的是,我没有在Si5324的引脚29和28上看到任何时钟输出,在衰减抖动之后,应该将我的125 MHz反馈回FPGA和SFP IP。 我的设计很简单。 它由1G eth PCS / PMA示例设计(用于完成正确的时钟和复位)组成,只需要很少的修改就可以将一些信号带到示例设计模块之外,例如,重置。 我添加了MMCM,用于从200MHz的默认时钟和一些缓冲区合成125MHz。 我还回放了GMII接口以查看计算机上FPGA的数据包弹跳。所有VHDL源都在附件中。 我还在Si5324数据表及其系列参考手册中发现了两个相互矛盾的信息。 第一个说在那里引脚说明: 有源低输入,用于执行器件的外部硬件复位。 将所有内部逻辑重置为已知状态并强制设备注册 isters为其默认值。 复位期间禁用时钟输出。 复位或上电后必须对器件进行编程才能得到a 时钟输出。 有关详细信息,请参见Family Reference Manual。 该引脚具有弱上拉功能。 在家庭参考手册中有: 为了便于设备的制造和台架测试,已经选择了默认的寄存器设置 器件处于全功能模式,具有易于观察的输出时钟。 请参阅设备的数据表。 在家庭参考手册中说明了更合理的观点,但此时我不知道该怎么想。 Si5324是否需要编程才能工作? 感谢您的帮助,祝您有个愉快的一天! MaciejKopeć“人民”,Geralt转过头,“喜欢发明怪物和怪物。 然后他们自己似乎不那么滔天了。 当他们盲目醉酒,欺骗,偷窃,殴打他们的妻子,饿死一个老妇人,当他们用斧头杀死一只被困的狐狸或用箭头捣乱最后一只现存的独角兽时,他们喜欢认为在黎明时进入别墅的Bane是 比他们更骇人听闻。 他们感觉好多了。 他们觉得生活更容易。“ sources.zip 6 KB |
|
相关推荐
5个回答
|
|
对于同样具有Si5324的VC709评估板,需要对器件进行编程。
编程跨越由FPGA驱动的I2C总线。 这通常需要嵌入式处理器,例如MicroBlaze,因为这个过程并不简单。 有许多步骤涉及各种步骤完成的状态轮询。 对于VC709,有一个用'C'编写的MicroBlaze设计示例,展示了如何编程Si5324。 我去了Silicon Labs网站并下载了在我的Win7 PC上运行的dspllsim工具(PrecisionClock_EVBSoftware)。 您为时钟输入各种参数,它将生成所需的寄存器设置。 然后,修改MicroBlaze的“C”代码以使用这些新值。 这需要SDK开发工具。 在Si5324数据表中有一个必须遵循的多步编程程序。 我不知道“默认值”是否有效,因为设备显然需要编程才能正确操作。 也许有一个zc706的示例设计可以帮助或允许一种在串行端口上手动编程的方法。 那里 对VC709来说并不是这样的。 |
|
|
|
@fizyk Silicon Labs Si5324 U60pin 1复位网SI5324_RST必须驱动为高电平才能使能器件。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- |
|
|
|
谢谢你的所有建议!
@pratham你是对的,这是我的一个问题,我修复它,检查复位是否很高,但我仍然看不到Si5324设备输出的时钟。 我将要执行的下一个检查是参考石英输出,但实际上我不知道如何使用示波器正确执行此测量。 还有另一个问题 - 在复位信号驱动为高电平后,Si5324是否准备好输出时钟? MaciejKopeć“人民”,Geralt转过头,“喜欢发明怪物和怪物。 然后他们自己似乎不那么滔天了。 当他们盲目醉酒,欺骗,偷窃,殴打他们的妻子,饿死一个老妇人,当他们用斧头杀死一只被困的狐狸或用箭头捣乱最后一只现存的独角兽时,他们喜欢认为在黎明时进入别墅的Bane是 比他们更骇人听闻。 他们感觉好多了。 他们觉得生活更容易。“ |
|
|
|
复位Si5324(持续时间> 1us)后,等待复位超过(10ms)
写给它。 您可以将值写入Si5324,然后再读回来验证 你确实在接受Si5324。 我见过的Xilinx示例使用了中断驱动 但是,您也可以使用仅轮询的例程来执行XIIC库中的操作 XIic_Send()和XIic_Recv()。 如果你不确定水晶参考是否有效,请尝试阅读 Si5324寄存器129用于LOSX_INT指示。 另请检查LOS1_INT指示。 我不知道zc706板,但可能你可以编程FPGA来复制输出(或 一个可以观察到的Si5324到板上SMA的输出 范围。 您也可以尝试将Si5324置于“旁路”模式,在这种情况下它应该复制 它对输出的输入,作为你的观察方法是正确的仔细检查。 您可以轮询寄存器130的LOL_INT以了解Si5324中的pll何时被锁定。 |
|
|
|
谢谢,我已经完成了所有这些,原来芯片(Si5324)坏了。
正如第一个答复所述,它还需要编程。 谢谢您的帮助! MaciejKopeć“人民”,Geralt转过头,“喜欢发明怪物和怪物。 然后他们自己似乎不那么滔天了。 当他们盲目醉酒,欺骗,偷窃,殴打他们的妻子,饿死一个老妇人,当他们用斧头杀死一只被困的狐狸或用箭头捣乱最后一只现存的独角兽时,他们喜欢认为在黎明时进入别墅的Bane是 比他们更骇人听闻。 他们感觉好多了。 他们觉得生活更容易。“ |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
767浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
381浏览 1评论
1974浏览 0评论
691浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 18:23 , Processed in 1.299654 second(s), Total 54, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号