[问答]

请问可以使用BANK 35 SRCC引脚作为输入引脚吗？

问答对人有帮助，内容完整，我也想知道答案 0 我们可以使用BANK 35 SRCC引脚作为输入引脚吗？ 0
2020-4-29 08:02:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报陈思伊相关推荐 • 如何将SRCC引脚用作IOB 1933 • 使用Virtex 5，我可以使用SM引脚作为数字输入，不能使用系统监控电路吗 1135 • 可以使用任何具有SelectIO功能的引脚吗 577 • IO的电平难道不是由对应bank电源引脚的输入电压决定的吗？ 171 • 7系列SRCC应用问题如何解决 1628 • Xilinx XC7A35T-CSG325（Artix 7）和CFGBVS引脚疑问的解答？ 4432 • 使用XC7K325T-FBG900,可以使用存储体14和15中的引脚来配置为IO ? 1403 • 时钟引脚的错误 11150 • 如何为fpga bank连接VREF引脚 7514 • 请问核心板的那个引脚可作为ADC输入，怎么配置设备树文件？ 875 2个回答

答案对人有帮助，有参考价值 0 Xilinx器件上的所有用户I / O都可以用作输入 - 甚至是时钟引脚。 Avrum （请不要将同一个问题发布到多个论坛......）

2020-4-29 08:10:03 评论举报陈玉筠

答案对人有帮助，有参考价值 0 这里是RAMFor Inout端口的一个例子（例如在RAM中）：.... port（data：inout std_logic_vector（DATA_WIDTH-1 downto 0）; ....-- Memory Write Block--写操作：当我们= 1，cs = 1 MEM_WRITE：进程（地址，cs，我们，数据，地址_1，cs_1，we_1，data_1）如果（cs ='1'且我们='1'）则开始，然后mem（conv_integer（地址））结束if ;结束过程; - 三态缓冲器控制数据'Z'）; - 存储器读取块MEM_READ：进程（地址，cs，we，oe，mem）如果（cs ='1'且我们='0'且oe ='1'）则开始，然后是data_out else data_out'0'）; 万一; 结束过程; 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。

2020-4-29 08:24:22 评论举报李铃华