完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
|
|
这里是RAMFor Inout端口的一个例子(例如在RAM中):.... port(data:inout std_logic_vector(DATA_WIDTH-1 downto 0); ....-- Memory Write Block--写操作:当我们=
1,cs = 1 MEM_WRITE:进程(地址,cs,我们,数据,地址_1,cs_1,we_1,data_1)如果(cs ='1'且我们='1')则开始,然后mem(conv_integer(地址))结束if ;结束过程; - 三态缓冲器控制数据'Z'); - 存储器读取块MEM_READ:进程(地址,cs,we,oe,mem)如果(cs ='1'且我们='0'且oe ='1')则开始,然后是data_out else data_out'0'); 万一; 结束过程; 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1245浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 19:20 , Processed in 1.289278 second(s), Total 49, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号