完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
首先,我使用xdl -ncd2xdl test.ncd生成xdl文件进行读取。 然后,在xdl文件上没有任何更改,我使用xdl -xdl2ncd test.xdl,但是有警告, 警告:PhysDesignRules:2452 - IOB xxx不受约束到特定位置和/或具有和未定义的IO标准。 虽然它生成ncd文件,但是当我bitgen test.ncd时,它得到的错误与上面的警告完全相同。 请注意,原始ncd文件可以是bitgen到正确的位文件,这意味着约束包含在原始ncd文件中。 但是,在将其转换为xdl后,为什么会出错呢? 我转向了bitgen DRC甚至我使用了bitgen -g UnconstrainedPins:允许但是我得到错误“这个设计包含的位置(LOC)不是用户指定的,或I / O标准(IOSTANDARD)不是用户指定的” 。 我附加了我想要转换为ncd的XDL文件 RO.xdl 7 KB |
|
相关推荐
1个回答
|
|
嗨@farzian
首先,为什么要将ncd转换为xdl然后将xdl转换为ncd以生成比特流而不是使用工具生成的.ncd生成比特流? 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
759浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 07:03 , Processed in 1.333498 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号