完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
运行实现时出现以下错误。
该设计是针对V5在ISE 10.1中构建的EDN。 使用ISE 13.1时出现同样的错误。 当我定位V4时,我没有收到此错误。 “FATAL_ERROR:MapLib:basmmpin.c:71:1.23 - set_sig,已经有sig。” 这是什么意思,我该如何解决? 以上来自于谷歌翻译 以下为原文 I get the following error when I run implementation. The design is an EDN in being buil in ISE 10.1 targeting a V5. I get the same error when using ISE 13.1. I do not get this error when I target a V4. "FATAL_ERROR:MapLib:basmmpin.c:71:1.23 - set_sig, already have sig." What does this mean, and how do I fix it? |
|
相关推荐
3个回答
|
|
我们在几年内没有看到这个错误,因此我发现与此相关的所有CR可能与您的情况有关,也可能与您的情况无关。
此错误可能与设计中的重新定位实例有关。 更具体地说,它可能涉及TBUF(或BUFT)翻译。 检查您是否有这样的符号。 当你尝试13.1时,你只是重新运行地图或整个流程? 在13.1中重新运行NGDBuild可能会有所帮助。 如果设计最初的目标是V4之前的某些东西,它可能已成功重新定位到V4而不是V5,因为我们通常只支持重新定位一代。 如果是这种情况,那么该工具应该打印一个用户错误列出un而不是这个神秘的致命错误。 以上来自于谷歌翻译 以下为原文 We haven't seen this error in a few years so all the CRs I've found related to this may or may not be related to your case. This error likely has something to do with retargetting instances in the design. More specifically it may involve TBUF (or BUFT) translation. Check to see if you have such symbols. When you tried 13.1 did you just rerun map or the entire flow? It's possible that rerunning NGDBuild in 13.1 would help. If the design was originally targetted to something prior to V4, it's possible that it could have been retargetted to V4 successfully but not V5 since we typically only support retargetting for one generation. If that is the case then the tool should have printed a user error listing the un rather than this cryptic fatal error. |
|
|
|
感谢您的答复。
这是一个最初由目标V2的示意图(Viewdraw)完成的设计。 它后来被用来瞄准V4(没有问题)。 现在我们正在转向V5 / 6,我看到了这个错误。 我确实得到了设计中使用的所有BUFE原语的原始特定错误,我用MUXCY原语替换了这些位置。 听起来我的下一步应该是替换所有的BUFT原语。 除了手动更新原理图之外,还有更简单的方法来替换这些原语吗? 以上来自于谷歌翻译 以下为原文 Thank you for the response. This was a design that was done originally by schematic (Viewdraw) targetting a V2. It was later used to target a V4 (with no issues). Now that we are moving on to a V5/6, I am seeing this error. I did get primitive specific errors for all of the BUFE primitives used in the design, and I replaced those locations with MUXCY primitives. It sounds like my next step should be to replace all of the BUFT primitives. Is there an easier way to replace those primitives besides manually updating the schematic? |
|
|
|
不,除了原理图更改之外,我没有看到任何其他选项。
我看到为Virtex-5删除了地图-tx开关(TBUF转换)。 以上来自于谷歌翻译 以下为原文 No, I don't see any options other than a schematic change. I see that the map -tx switch (TBUF translation) was removed for Virtex-5. |
|
|
|
只有小组成员才能发言,加入小组>>
2372 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2421 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
745浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
351浏览 1评论
749浏览 0评论
1950浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-18 09:21 , Processed in 1.232034 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号