完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1272
|
我一直在使用xilinx vivado来测试一些代码。
这些代码通常用于无矢量功率估计。 但是，当我尝试从模拟设置转储saif文件时，我收到以下错误： #log_saif [get_objects -filter {type == in_port || type == out_port || type == inout_port} / add6_tb / add6 / *] 错误：[Simtcl 6-54]找不到匹配的对象 我用VHDL编码。 为功率估算生成.saif文件的解决方案是什么？ 
0
|
|
相关推荐
3个回答
|
|
|
嗨@纳撒尼尔，
请仔细阅读以下链接，看看是否有帮助： http://www.xilinx.com/support/answers/64353.html 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨@纳撒尼尔，
请参阅此链接的第93页：http：//www.xilinx.com/support/documentation/sw_manuals/xilinx2015_4/ug900-vivado-logic-simulation.pdf 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
758浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2945
