完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1144
|
嗨，
我正在尝试使用Vivado 2014.4模拟Zynq Base TRD 2014.4。 当我运行行为模拟时，我收到以下错误 [USF-XSim 62]'compile'步骤因错误而失败。 请查看Tcl控制台输出或''文件以获取更多信息。 我打开了编译日志＆amp; 发现以下错误 错误：[VRFC 10-91]未声明oserdes2 [D：/sushma_huddar/TRD_1/pcie_trd/hardware/vivado/runs/z7_pcie_trd_2014.4.srcs/sources_1/ipshared/logicbricks.com/logicvc_v4_1/c764b255/hdl/src/ VHDL / ser7to1_s6.vhd：12] 错误：由于先前的错误，[VRFC 10-1504]单位rtl被忽略[D：/sushma_huddar/TRD_1/pcie_trd/hardware/vivado/runs/z7_pcie_trd_2014.4.srcs/sources_1/ipshared/logicbricks.com/logicvc_v4_1/c764b255/hdl /src/vhdl/ser7to1_s6.vhd:12] 文件“ser7to1_s6.vhd”已加密。 如何让模拟运行??? 请帮忙。 提前致谢 问候 Sushma Huddar 
0
|
|
相关推荐
2个回答
|
|
|
嗨Sushma，
你还在模拟中看到这个错误吗？ 问候 普利文 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2649
