完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在使用斯巴达6 XC6SLX9和M25P40闪存。 对于直接SPI编程，我不使用PROGRAM_B，而只使用MOSI，MISO，CS和CCLK。 这个可以吗 ？ PROGRAM_B用于强制这些引脚（从FPGA端）到高阻抗，但是如果我不使用PROGRAM_B，是否有可能将它们置于高或低状态？ 我可以用VHDL代码将它们设置为High-Z，但是，例如，配置空白闪存后会发生什么？ 谢谢，最好的问候， 卢西奥 
0
|
|
相关推荐
4个回答
|
|
|
对于空白存储器，FPGA会将SPI设置为主存并永远尝试，您无法从spi直接编程器访问spi。
|
|
|
|
|
|
trenz-al写道：
对于空白存储器，FPGA会将SPI设置为主存并永远尝试，您无法从spi直接编程器访问spi。 实际上，这取决于模式引脚。 我可以将编程模式更改为任何从机配置模式，然后FPGA不应该驱动引脚。 仍然需要至少一些除SPI连接之外的连接，所以实际上你也可以使用PROGRAM_B。 - Gabor |
|
|
|
|
|
|
|
|
2020-4-15 10:17:18
评论
|
|
|
最好尝试一个实验来测试这个，但看起来Spartan 6最终会放弃，如果闪光灯是空白的，因为它不会得到同步字。
请参阅ug380的第44页的流程图。 通常，空白闪光灯将输出全1。 流程图表明FPGA将首先发出操作码3并发出多达512个时钟来寻找同步字。 如果失败，它将再次尝试使用操作码E8，并再次发出最多512个时钟。 如果失败，则该过程重新开始并再次运行整个过程3次。 因此，您可以预期至少4096个时钟加上命令时间，所有时钟都以最慢的内部CCLK速率运行（CCLK仅在比特流的第一部分改变它时才会突然增加）。 之后，初始化失败并且（可能）该部分将使SPI连接处于三态。 我与Xilinx早期FPGA系列的经验不同。 在早期的设备中，CCLK会连续运行，如trenz_al所述。 我不记得曾经在Spartan 6设计上看过这个问题，这就是为什么我建议你做一个实验，然后再建一个没有PROGRAM_B连接的电路板用于直接SPI编程。 当然，省略PROGRAM_B连接还有其他问题。 例如，您可以使用驱动SPI连接的比特流编程闪存。 然后你在尝试擦除它时遇到问题，除非你还有一条JTAG电缆将其他东西加载到FPGA中。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1143浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1702
淘帖
3169
