[问答]

像Spartan 6 XC6SLX9 FPGA这样的低端FPGA是否足以实现这种数据速度？

问答对人有帮助，内容完整，我也想知道答案 0 大家好，我目前正在进行最终学位项目，我需要使用FPGA。我的项目基本上是一个数字波束形成接收器，有四个60兆采样/秒10位ADC，所以我有60MHz的时钟速度用于FPGA和ADC。这使得每个ADC的总速率达到600 Mbps。就在ADC之后，在FPGA中，我必须使用存储器（RAM）为每个ADC（500位）存储aprox 50个采样并延迟它们。这是我的问题，我必须以同样的速度同时读写不同的记忆位置。像Spartan 6 XC6SLX9FPGA这样的低端FPGA是否足以实现这种数据速度？我应该使用哪个记忆时间？如果不是，任何想法？非常感谢您的关注。 0
2020-3-26 09:31:54　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报李秋年相关推荐 • 用Spartan6 XC6SLX9编写Flash PROM程序失败该怎么办？ 2889 • 如何获得正确的xc6slx9_spi.cor文件？ 1542 • FPGA初始化时间延迟怎么减少 1868 • XC6SLX9-2TQG144C和MCB疑问 2071 • SPARTAN-6的XC6SLX9 speed grade 选取问题？ 5144 • 由于JTAG，Spartan6从机SelectMap配置失败了怎么办 1953 • 特权xilinxFPGA SF-SP6配置芯片固化下载代码出现program faild 3541 • 如何使用XC6slx9tqg144 FPGA设计一个2层PCB 3231 • Spartan 7-s的器件图和引脚规格是否可用？ 1042 • XC6SLX9 JTAG编程失败 2479 2个回答

答案对人有帮助，有参考价值 0 1）Block RAM和Distributed RAM使用不同的物理资源，因此您可以同时使用这两种物理资源。但是，分布式RAM会占用LUT资源，因此如果使用数据表中显示的最大值，则会占用大量逻辑结构。 2）RAM类型允许您一次读取两个地址。 BRAM还允许您一次写入两个地址，但总共只能获得两个地址。这意味着您可以同时写入一个地址并同时读取另一个地址，或者同时写入两个位置，同时读取这两个位置的先前值。分布式RAM只有一个写端口。听起来你应该能够轻松地在LX9中做你想做的事情。我建议确保您的内存要求可以在BRAM中完全解决。这为您的过滤提供了最大量的逻辑资源。您最好的方法是实际进行设计并运行工具（ISE）。这将告诉您它是否适合该部件并满足时间要求。顺便说一句，在Spartan 6中，60 MHz被认为是非常慢的。您可以将其提高4倍，并通过花费4个时钟周期来处理每个输入采样来减少逻辑使用。除此之外，您还可以在一个样本期间内阅读每个BRAM的8个位置。但是，如果您在订购硬件之前没有时间进行设计，我仍然认为LX9符合要求是安全的。 - Gabor

2020-3-26 10:21:27 评论举报杨玲

答案对人有帮助，有参考价值 0 很棒的答案，非常快，非常感谢。我或多或少地进行了接收器模拟，它适合LX9，非常完美！我有3-4个月的时间来完成整个设计，包括一个应用程序来接收我的电脑中的数据和外部微控制器编程，所以我认为我将继续使用60 MHz时钟。再次，非常感谢你。 :-)

2020-3-26 10:38:38 评论举报李宛蔓