完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
HI,
我希望使用XC6slx9tqg144 FPGA设计一个2层PCB。如果我只使用2个电源1.2和3.3 V以及仅70%的Pin,我就这么做。 设计中没有其他主要芯片。 PLZ。 告诉我是否有任何约束 以上来自于谷歌翻译 以下为原文 HI, I wish to design a 2 layer PCB using XC6slx9tqg144 FPGA.CAn I do it if I am using only 2 power supply 1.2and 3.3 V and some 70% of Pin only. No other major chip is in the design. plz. tell if any constraints.... |
|
相关推荐
1个回答
|
|
你好,
说实话:我永远不会为任何FPGA使用2层PCB。 它可能会给你带来很多麻烦,4层有一个完整的地平面,而一个用于不同功率部分的平面将为你提供如此多的优势和确定的正确电信号。 而今天2层和4层pcb之间的成本差异并不大,除非你的定价很关键,但仍然...... 我已经看到几个2层pcb失败只是因为不正确或不可能解决接地问题,解耦不充分,... **如果答案是有帮助的话,那就是kudo。 如果您的问题得到解答,请接受解决方案 以上来自于谷歌翻译 以下为原文 Hello, to be plain honest : I would never use a 2 layer PCB for any FPGA. It could give you a lot of headaches, 4 layers with one full ground plane, and one plane used for your different power sections will give you so much advantages and certainty about proper electrical signals. And today the cost difference between 2 and 4 layer pcb's is not that big, unless your pricing is that critical, but still... I've seen a few 2 layer pcb's fail just because of improper or impossible to solve grounding issues, insufficient decoupling, ... ** kudo if the answer was helpfull. Accept as solution if your question is answered ** |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1175浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 19:26 , Processed in 1.292067 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号