完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
HII
我正在使用spartan-6 xc6slx9 2tqg144c FPGA,这里的问题是PCB中的“完成LED”需要大约1.25秒的时间,以显示FPGA初始状态。 谁能提出建议来克服这个时间延迟...? 谢谢你的问候, 阿杰库马尔 以上来自于谷歌翻译 以下为原文 Hii I'm working on spartan-6 xc6slx9 2tqg144c FPGA, here the issue is the "done LED" in the PCB was taking time about 1.25 sec, to show the status in the initial condition of FPGA. Can anyone please give suggestions to overcome this time delay...? thanks n regards, ajaykumar k. |
|
相关推荐
4个回答
|
|
嗨,
这通常是配置时间。 配置所需的时间在本文档的第19页中给出 有关更多详细信息,请参阅此论坛帖子。 http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Spartan-6-configuration-times/td-p/193896 --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 以上来自于谷歌翻译 以下为原文 Hi, This is usually the configuration time. The time taken for configuration is given in page 19 of this doc Refer to this forum post for more detailed information. http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Spartan-6-configuration-times/td-p/193896 --HS ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
要添加已有的良好信息,可以在创建配置文件时在bitgen选项中设置CCLK频率。
您可以使用的最大频率取决于外部设备(通常是SPI闪存)。 大多数现代SPI闪存部件都可以处理最高可用频率,但您需要检查数据表以确定。 另请参阅Spartan 6数据表了解CCLK频率容差。 请注意,它非常大(类似于+/- 50%IIRC),在决定SPI闪存可以处理的频率时,必须考虑到这一点。 - Gabor 以上来自于谷歌翻译 以下为原文 To add to the good information you already have, the CCLK frequency can be set in the bitgen options when you create the configuration file. The maximum frequency you can use will depend on the external device (usually a SPI flash). Most modern SPI flash parts can handle the highest available frequencies, but you need to check the data sheet to be sure. Also look at the Spartan 6 datasheet for the CCLK frequency tolerance. Note that it is quite large (something like +/- 50% IIRC) and you must take this into account when deciding what frequency your SPI flash can handle. -- Gabor |
|
|
|
嗨,
如果您找到了查询的解决方案,请标记答案。 这是JTAG还是SPI,BPI配置? 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Please mark the answer in case you found the solution to your query. Is this with the JTAG or the SPI, BPI configuration? Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
这个时间是有一些长了,可以看一下你的时钟是怎么配置的
|
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1263浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 04:34 , Processed in 1.573371 second(s), Total 82, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号