完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
4146
|
对你所有的人来说，
我已经阅读了有关IP Block Designs的手册和培训材料，并成功地生成了AXI LITE BRAM IP设计，以及之前在USER社区中为您提供的一些帮助。 我所坚持的是如何使用它或将其转移到普通的Vivado项目，这样我就可以应用测试平台并对其进行测试。 从我的角度来看，IP块设计是加载IP和进行互连的好方法。 但是，使用它还需要其他步骤。 我错了吗？ 我花了几个星期的时间尝试将IP BLOCK设计手动移植到VHDL项目中并造成了一大堆混乱。 有人可以解释如何使用这些IP BLOCK Designs或指向另一个文档吗？ 非常感谢你！！！ gmstomm 
0
|
|
相关推荐
3个回答
|
|
|
嗨，右键单击块设计并选择“生成hdl包装器”。
这将为bd创建一个包装器文件，您可以使用它在顶级设计中实例化它。谢谢，Deepika。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨Deepika！
谢谢！！！ 我错过了手册中的那一步。 我又遇到了一个问题。 生成了两个在“设计源”屏幕中级联的hld文件。 第二个文件下面是四个文件，前面有“？”。 （参见附件）从IP Block设计看，它们是块设计中使用的各个IP的“.xci”文件。 我试图添加现有IP。 但是，当我试图用正确的名称拉入文件时。 它告诉我，它已经在项目中准备就绪，我需要以另一个名字引入它。 我现在应该怎么做？ 感谢您的帮助和快速回复！ gmstomm Blcok_IP_to_Project.docx 305 KB |
|
|
|
|
|
嗨，为什么你的项目中有两个相似的层次结构？
这是预期的吗？如果您只想要块设计，那么删除块设计之外的所有其他文件，并使用“create hdl wrapper”作为之前的建议。谢谢，Deepika。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
780浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2300
