完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
671
|
嗨，
我在我的一个设计中实现了一个FIFO本机内核（Block ram，普通时钟以150MHz运行） fifo也有同步复位信号 这个fifo是为XC6SLX16（斯巴达6）生成的 我使用的是ISE14.5 我希望当FIFO保持为高电平时，FIFO满标志会变为高电平。 但我观察到满满的旗帜保持低位。 我将全旗连接到chipcope ......在复位保持高电平时，我也可以看到信号为低电平而不是高电平 同时我可以观察到数据端口变为“0000”默认配置，并且fifo变为空高但是满标志仍然高。 在fifo核心数据表中明确提到，fifo满标志将变高，重置保持高位.... 请告知可能是问题..... 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
嗨
在XCO中 CSET full_flags_reset_value = 0。 所以我猜这就是上述行为的原因。 我正在附加.xco文件。 但是在核心版本中设置IP核时我找不到这个特殊选项。 我认为这不是FIFO满标志的默认状态。 请让我知道如何启用此选项，以便在复位FIFO标志为高电平时。 问候 拉克什M. Text_in_FIFO.xco 8 KB |
|
|
|
|
|
由于我已将FIFO配置为同步复位，因此当复位被置位时，满标志响应为“0”。
我已将fifo更改为异步复位和满标志响应为'1'。 现在我能够获得所需的行为。 我感谢你们所有人的支持。 |
|
|
|
|
|
muravin写道：为什么在重置期间满标志会很高？
因为它是所有早期Xilinx FIFO的标准行为。 这个想法是它“推回”写入端，直到准备好接受数据。 我从来没有发现这个功能对我的设计非常有用，因为通常我要么具有比写入速率更高的读取速率（FIFO从不填充），要么我的写入端逻辑需要不止一个循环来停止。 在后一种情况下，我使用可编程几乎完整，我通常不关心它在复位时做了什么。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1223浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
254
