[问答]

用两块同步FIFO实现一个异步FIFO功能

问答对人有帮助，内容完整，我也想知道答案 0 也就是说用一个25M频率的FIFO写入数据，用另一个100M（或者不同频）的FIFO读出数据。该如何实现呢？不使用异步FIFO 0 已退回10积分
2020-12-3 20:47:22　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报执笔画浮沉相关推荐 • 同步FIFO和异步FIFO各在什么情况下应用 4597 • FPGA片内异步FIFO实例 1902 • 异步FIFO指针同步产生的问题 4438 • 怎么解决异步FIFO设计的难点？ 1314 • 关于异步fifo里面读写指针同步器的问题，求教 4198 • 请问怎样去设计一种异步FIFO？ 752 • 异步FIFO的设计难点是什么，怎么解决这些难点？ 1297 • 请问一下异步FIFO的VHDL实现方法 1047 • 使用Xilinx异步FIFO常见的坑 6246 • 求助verilog编写实现AXIStream-FIFO功能思路 8038 2个回答

答案对人有帮助，有参考价值 0 这是反常规操作，实际占用资源会更多，属于比较坑的思路。如果只是为了学习无所谓。 //------假定25MHz/100MHz同源（即相位偏差为0，时钟电气参数一致） 1.fifo-a工作在25MHz频率用来写入数据，fifo-b工作在100MHz频率用来读出数据； 2.理论上讲，fifo-a读出数据持续的有效期是fifo-b工作的四个时钟周期； 3.fifo-b的写使能信号为fifo-a的读使能信号上升沿（需要打两拍/三拍/多拍，具体跟fifo-a设置相关） 4.fifo-b的写数据为写使能信号有效时的fifo-a读出数据。 //------备注 1.fifo的写入是同步的（写使能/写数据），但是fifo的读出不是同步的（读使能/读数据）。 2.整体的处理涉及到异步信号的处理（跨时钟域）。

2020-12-4 12:39:24 1 评论举报卿小小_9e6 1 条评论执笔画浮沉 2020-12-5 14:31 对啊，就是为了学习才准备做一下；这个涉及信号的快采慢以及慢采快，所以想看看如何能够跨时钟域实现？想做一下尝试下，不知道如何同步这这时钟赞回复举报

答案对人有帮助，有参考价值 0 跨时钟域处理，常用打拍或者fifo缓存两种方式。参考下述两个链接 https://blog.csdn.net/qq_34070723/article/details/88599295 https://blog.csdn.net/okzqok/article/details/77888044 复制代码

2020-12-6 13:14:28 评论举报卿小小_9e6