完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4005
|
fpga没有内核一说的，只有工作时钟，比方说时钟为100M,那么一个时钟就是1/100M（秒），我把你要延时的信号存入fifo，通过哟一个计数器，当计数器的值等于1us/（1/100M）时在从fifo取出你要延时的信号就完成了延时了
|
|
|
|
|
reallmy 发表于 2017-7-4 15:28 烧写到FPGA中运行程序的速率难道不应该是内核的时钟频率么，我看的那个程序控制延时使用for语句实现的，每个for的执行难道不是FPGA的处理的频率么 |
|
|
|
|
|
1. verilog一般不用for语句的，for语句综合不好
2. for语句执行也是用的工作时钟，即always@（posedge clk）这里的clk就是工作时钟 3. fpga不存在内核时钟，就没有这个概念 |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1600
