完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
Plz帮助我,理解(流程)下面提到的代码?
这段代码如何工作? 模块(CLK,mpulse,SPD); 输入clk,mpulse; 输出[15:0] SPD; 线[15:0] SPD; reg [31:0] cval,tcount,quot,rem; reg zero,sts,rfd; assign spd =(zero?16'd0:quot [15:0]); 永远@(posedge clk) 开始 if(!mpulse&& sts) 开始 tcount = cval; sts = 1'b0; cval = 32'd0; 零= 1'b0; 结束 其他 开始 如果(mpulse) STS = 1'b1的; if(cval = = 32'd4000000) 零= 1'b1; 其他 cval = cval + 32'd1; 结束 结束 spddiv spd(.dividend(32'd120000000),. divivor(tcount),. quot(quot),。rem(rem),. clk(clk),. rfd(rfd)); endmodule |
|
相关推荐
1个回答
|
|
嗨,
不要发布类似的查询。 请参阅以下链接: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前,与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”,以防它有助于解决您的查询。帮助回答 - >给予赞誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-24 00:32 , Processed in 1.052729 second(s), Total 48, Slave 41 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号