完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家都在问为什么timitng模拟没有给出与功能模拟相同的结果
我的设计是在vhdl上使用双倍数据速率。 功能模拟很好,但时间不给它应该的结果。 香港专业教育学院尝试过许多解决方案作为斯巴达6的ODDR,制定时间限制,改变代码风格......但始终存在错误结果的问题 任何帮助? |
|
相关推荐
6个回答
|
|
您需要提供有关问题的更多详细信息。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
我已经过滤谷歌不只搜索我的问题是关于我在使用DDR的时序模拟中得到的错误结果
|
|
|
|
abdofeki写道:
ive filtred谷歌不只搜索我的问题是关于我在使用DDR的时序模拟中得到的错误结果 您的设计是否符合时序限制? ----------------------------是的,我这样做是为了谋生。 |
|
|
|
我提出的时间限制是一个用于clokc域来指定周期和模拟显示错误的结果。
但是当我添加输入或输出时间约束时,PAR会显示有关会议时间限制的警告。 EX:我选择周期为5 ns(此值取自综合支持)。 |
|
|
|
你还没有说出问题所在。
说明你有“错误的结果”而没有提供任何信息和你所期待的,你收到的信息,被测电路和测试条件不允许论坛上的任何人提供有意义的答案。 您的上一篇文章表明您的设计不符合时间要求。 这是你需要解决的第一件事。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
好吧,艾特确切地知道如何展示我的问题,但有一点让人感到困扰的是如何找出好的时间限制因为它真的令人头疼并且仍然没有理解这个限制
我正在研究斯巴达6,vhdl,我需要的是穿孔系统在双倍数据速率上工作 关于singla数据率idont有问题,但在双倍数据率下它会产生麻烦 如果你想要vhdl代码或任何其他只是指定它,我将发布它 提前致谢 |
|
|
|
只有小组成员才能发言,加入小组>>
2321 浏览 7 评论
2729 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2368 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
652浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
460浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
220浏览 1评论
667浏览 0评论
1859浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-29 01:02 , Processed in 1.287855 second(s), Total 89, Slave 72 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号