完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用Xilinx 14.7在Virtex 5中进行硬件协同仿真。
我尝试通过获取源属性来启用硬件模拟。但我无法在源属性中看到该选项。为什么会发生这种情况以及如何解决? |
|
相关推荐
4个回答
|
|
你好
你在哪个板上瞄准Hw cosim。 如果您要定制自定义板,它仅支持以下链接中定义的xilinx板。 按照以下链接中定义的过程添加电路板并运行HW cosim http://www.xilinx.com/tools/feature/14_1_isim_hw_cosim_qrg.pdf 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
xilinx xupv5-lx110t评估平台
在支持的设备详细信息中给出 xupv5-jtag:Xilinx大学计划XUPV5-LX110T 我认为两者都是一样的。但遗憾的是它不能正常工作。 |
|
|
|
你好
此问题仅适用于此板。 如果在设计属性中选择任何其他板,则可以看到Hw cosim选项。 你在下面的位置找到bsp文件吗? C:赛灵思 14.7 ISE_DS ISE SYSGEN hwcosim 数据 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
查看此演示教程以获取帮助。
您需要确保正确遵循所有步骤 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 ug819_live_emac_tutorial.pdf 1497 KB |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1108浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
445浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 06:30 , Processed in 1.276162 second(s), Total 83, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号