完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
E，
我不明白这个问题。 你想做什么？ Vivado有很多功能。 您可以在过程的任何步骤（TCL命令模式）编写跟踪文件。 您可以为生成的综合或verilog编写EDIF。 模拟如何进入图片？ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨奥斯汀，
我在行为级别上遇到了库的问题（我正在使用Modelsim进行模拟）。 这是我得到的错误，这个错误存在于生成的核心中，一个案例是开放的。 （参见下面的错误消息）。 因此，为了确保它不是库问题，我合成了RTL，我想用Modelsim模拟后期综合verilog / VHDL网表。 根据你上一封电子邮件，我知道我需要输入一个TCL命令来生成一个后期综合verilog网表...... 谢谢， 埃里克 #Loading ieee.numeric_std（body）#Loading unisim.mmcme2_adv（mmcme2_adv_v）＃**致命：（vsim-3729）通用“CLKOUT0_USE_FINE_PS”的值？（1095521093）超出范围FALSE（0）到TRUE（1）。 #Time：0 ps迭代次数：0实例：/ testcase / DUT / jesd204_wrapper_inst / jesd204_ip / jesd_clock_gen / inst / mmcm_adv_inst文件：C：/Xilinx/Vivado/2013.1/data/vhdl/src/unisims/primitive/MMCME2_ADV.vhd行： 143＃FATAL ERROR加载设计＃错误加载设计 |
|
|
|
|
|
|
|
|
|
|
|
你能告诉我们这个文件中的相关行：/ testcase / DUT / jesd204_wrapper_inst / jesd204_ip / jesd_clock_gen / inst / mmcm_adv_insts MMCM实例化了吗？
这是一个非常新的核心，因此它可能存在问题。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2321 浏览 7 评论
2729 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2368 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
652浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
460浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
220浏览 1评论
667浏览 0评论
1859浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2021
评论
淘帖
3891
