完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我正在尝试运行在Vivado上使用FFT核心IP生成的测试平台。 我在文档中看到,我必须“确保演示测试平台是模拟选项中的顶级实体。” 但是,我无法弄清楚如何做到这一点。 Simulation Sources中的当前层次结构是 模拟源 - > sim_1 - > xfft_0 - > tb_xfft_0。 如何在层次结构中移动tb_xfft_0? 右键单击 - >设置为顶部不起作用。 另外,我注意到无法在编辑器中编辑测试台文件tb_xfft_0.vhd。 我需要做什么才能编辑它? 谢谢, 麦克风 |
|
相关推荐
3个回答
|
|
嗨迈克,
请参阅下面的代码段。 在这里右键单击tb_xfft_0-tb并选择“set as top”。 设置顶层后,您可以在tb_xfft_0模块旁边看到绿色三角形。 IP生成的文件是只读的,因此无法使用vivado编辑器进行编辑。 要编辑测试台文件,请在外部文本编辑器(记事本等)中打开它并进行修改。 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 在原帖中查看解决方案 |
|
|
|
嗨迈克,
请参阅下面的代码段。 在这里右键单击tb_xfft_0-tb并选择“set as top”。 设置顶层后,您可以在tb_xfft_0模块旁边看到绿色三角形。 IP生成的文件是只读的,因此无法使用vivado编辑器进行编辑。 要编辑测试台文件,请在外部文本编辑器(记事本等)中打开它并进行修改。 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2357 浏览 7 评论
2777 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2246 浏览 9 评论
3322 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2410 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
723浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
516浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
326浏览 1评论
730浏览 0评论
1929浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-5 02:16 , Processed in 1.151291 second(s), Total 54, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号