完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1229
|
我在Vivado创建了我的文件。
附加源文件和模拟文件（测试台）文件。 最后，您将看到我的模拟结果。 关于我应该得到什么，输入是正确的。 一次只能按下一个B。 但是我没有为输出E2-E0得到任何东西。 有人可以帮我理解我做错了什么。 谢谢。 -------------------------------------------------- -------------------------------------------------- ------------------------------------------------ 
0
|
|
相关推荐
5个回答
|
|
|
实例化是在文件中添加+连接块
FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
|
你应该阅读你发布的代码。在实体SIM中，它是门的测试平台，有AND_3门的实例。
显然你有另一个测试平台驱动B1，B2，B3类似于SIM驱动A，B和B C.在该文件中，您需要声明task1thru3的组件（类似于AND_3的组件声明），然后创建一个将B1，B2，B3，E1，...连接到实例的组件实例。 ieuut：task1thru3 PORT MAP（B1 => B1，...）; - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
|
|
|
|
|
|
让我试着尽可能清楚地说明这一点。
您提供的最新模拟文件声明，实例化一个名为“task”的组件。 看看以下几行...... 组件任务 uut：任务端口地图（ 在您的第一篇文章中，您提供了一个名为“task1thru3”的实体。 看看以下几行...... 实体task1thru3是 结束task1thru3 体系结构Boolean1finction实体task1thru3是 因此，您尝试测试的实体的名称不是您定义的实体的名称（即“任务”与“task1thru3”不同）。 使所有名称匹配，然后它应该工作。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2430 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
867
