完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
mtechvlsi写道：谢谢希伯。
这是正确的，我不知道如何编程FPGA。 我有我的VHDL代码准备好指导如何在FPGA上编程？ 合成。 翻译。 地图。 地点。 生成位文件。 生成MCS文件。 将MCS文件编程到配置EEPROM中。 循环动力。 ----------------------------是的，我这样做是为了谋生。 在原帖中查看解决方案 |
|
|
|
|
|
对不起，目前还不清楚你要做什么。
您是否需要帮助设置芯片内核以进行调试，或者您不确定如何编程FPGA？ 可在此处找到chipcope教程： http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_4/ug750.pdf 可监控的最大信号数取决于可用BRAM的数量。 添加更多信号并捕获更多样本会使用更多BRAM。 chipcope工具为您提供了一个计数器，显示您拥有的chipcope配置将使用多少BRAM。 这个数字以及您在设计中已经使用的任何BRAM显然必须小于目标FPGA中可用的数量。 但是，我已经设计了足够的BRAM，但由于时钟速度快和路由不足，ISE工具无法通过chipcope核心完成布局和布线。 在这种情况下，您只需减少监视的样本或信号的数量，直到您获得适合芯片的构建。 如果您需要帮助编程FPGA，您可以使用可单独启动或从ISE / PlanAhead启动的冲击工具。 ISE中的帮助菜单提供了有关如何使用该工具的说明。 祝你好运， -Heber |
|
|
|
|
|
|
|
|
|
|
|
mtechvlsi写道：谢谢希伯。
这是正确的，我不知道如何编程FPGA。 我有我的VHDL代码准备好指导如何在FPGA上编程？ 合成。 翻译。 地图。 地点。 生成位文件。 生成MCS文件。 将MCS文件编程到配置EEPROM中。 循环动力。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
谢谢..我已完成这些步骤。配置.cdc文件。
现在我有一个chipcope pro分析器窗口..如何进行顺序输入数据的设置..而且还无法找到如何在这里配置时钟？ 请帮忙.. |
|
|
|
|
|
阅读以下教程，详细说明如何将chipcope ILA核心添加到您的设计中（第3章第17页）。
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_4/ug750.pdf 问候， 赛义德 -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2062
评论
淘帖
3400
