[问答]

请问FPGAXCKU085FLVA1517-2-e的哪个引脚连接到系统时钟？

问答对人有帮助，内容完整，我也想知道答案 0 FPGAXCKU085FLVA1517-2-e的哪个引脚连接到系统时钟？我们正在使用这个FPGA -https：//www.xilinx.com/products/boards-and-kits/1-96z8ax.html。我们尝试使用EMCCLK AD14来自https://www.xilinx.com/support/p ... u085flva1517pkg.txt，但我们收到以下错误 [放置30-675]支持全局时钟的IO引脚和BUFG对的次优放置。如果此子设计可接受此子优化条件，则可以使用.xdc文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为警告。但是，强烈建议不要使用此覆盖。这些示例可以直接在.xdc文件中使用，以覆盖此时钟规则。 clk_IBUF_inst / IBUFCTRL_INST（IBUFCTRL.O）被锁定到IOB_X2Y101（在SLR 0中）clk_IBUF_BUFG_inst（BUFGCE.I）由clockplacer临时放置在BUFGCE_X2Y47上（在SLR 0中）上述错误可能与其他连接的实例有关。以下是所有相关时钟规则及其各自实例的列表。时钟规则：rule_bufgce_bufg_conflict状态：PASS规则说明：一对中只有一个可用站点中的一个（BUFGCE或BUFGCE_DIV / BUFGCTRL）可以同时使用，并且时钟播放器暂时将clk_IBUF_BUFG_inst（BUFGCE.O）放置在BUFGCE_X2Y47上（在单反0） 0
2019-10-11 06:34:46　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报关欣冰相关推荐 • 请问GCLK引脚是否连接到IBUFG？ 1630 • 怎么使用ADC将外部信号连接到Spartan 3E FPGA 1521 • 如何将CML逻辑添加到IBIS模型中？ 1756 • 如何将VC7203连接到HP银行？ 1759 • 请问我可以将三个引脚E10，D9和D10用作常规I / O吗？ 2172 • 求FPGA CYCLONE IV E系列板上晶振的使用 8933 • 时钟和复位 3446 • 请问LA应该连接到哪个评估平台？ 2507 • 如何正确映射VC707 FMC引脚？ 2352 • 请问AD-FMCADC2-EBZ FMC Board需要连接到VC707的哪个FMC接口？ 476 1个回答