完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
K，
在您的设计中，您可以将intest信号分配给IO引脚。 您可以选择所需的IO标准，并将它们放在IO组中，该IO组连接到电路板上连接器的引脚（右侧）。 检查原理图以选择连接器的引脚，以及VHDL或verilog编码的IO引脚名称。 然后将LA连接到这些引脚。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
K，
在您的设计中，您可以将intest信号分配给IO引脚。 您可以选择所需的IO标准，并将它们放在IO组中，该IO组连接到电路板上连接器的引脚（右侧）。 检查原理图以选择连接器的引脚，以及VHDL或verilog编码的IO引脚名称。 然后将LA连接到这些引脚。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2297
评论
淘帖
1515
