完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
只需重新安装Vivado 2016.4,并尝试连接到VC709评估板 让我的学生参加一个测试项目。 该板未显示在硬件管理器中。 SW11开关位于正确的位置。 当我插入USB线时,我在/ var / log / messages中看到所有正常的事情: 5月22日11:32:24触发内核:u*** 3-1:新的高速USB设备号26使用xhci_hcdMay 22 11:32:24触发内核:u*** 3-1:找到新的USB设备,idVendor = 0403,idProduct = 6010May 22 11:32:24触发内核:u*** 3-1:新的USB设备字符串:Mfr = 1,Product = 2,SerialNumber = 3May 22 11:32:24触发内核:u*** 3-1:产品:Digilent Adept USB DeviceMay 22 11:32:24触发内核:u*** 3-1:制造商:DigilentMay 22 11:32:24触发内核:u*** 3-1:SerialNumber:210203A0212FMay 22 11:32:24触发内核:u*** 3-1:配置# 1选择1选择5月22日11:32:24触发内核:ftdi_sio 3-1:1.0:FTDI USB串口设备转换器检测到5月22日11:32:24触发内核:u*** 3-1:检测到FT2232HMay 22 11:32:24触发器 内核:u*** 3-1:端点数量2月22日11:32:24触发内核:u*** 3-1:端点1 MaxPacketSize 512May 22 11:32:24触发内核:u*** 3-1:端点2 MaxPacketSize 512May 22 11: 32:24触发内核:u*** 3-1:设置MaxPacketSize 512May 22 11:32:24触发器 内核:u*** 3-1:FTDI USB串口设备转换器现在连接到ttyUSB2May 22 11:32:24触发内核:ftdi_sio 3-1:1.1:FTDI USB串口设备转换器检测到5月22日11:32:24触发内核:u*** 3- 1:检测到FT2232HMay 22 11:32:24触发内核:u*** 3-1:端点数量2月22日11:32:24触发内核:u*** 3-1:端点1 MaxPacketSize 512May 22 11:32:24触发内核:u*** 3-1:端点2 MaxPacketSize 512May 22 11:32:24触发内核:u*** 3-1:设置MaxPacketSize 512May 22 11:32:24触发内核:u*** 3-1:FTDI USB串口设备转换器现在连接到ttyUSB3 但是董事会没有在经理中显示。 不知道从哪里开始。 谢谢, 尤里 |
|
相关推荐
5个回答
|
|
啊,拍。
它必须与我的系统上的某些权限相关(它是一台新计算机)...... 我尝试以root身份运行vivado,现在我可以看到主板了。 抱歉打扰了。 尤里 在原帖中查看解决方案 |
|
|
|
你好@ gershtein,
要快速排除与系统,电缆和设备组合相关的问题的可能性,您可以逐一尝试以下建议并尝试缩小问题范围 - 1.如果您使用的是另一个Platform USB Cable / Digilent电缆,请尝试连接此电路板。 2.尝试使用其他系统连接此板并检查是否出现相同问题(这将排除驱动程序损坏问题) 3.如果您有另一块板,请尝试使用相同的电缆连接,并检查是否发现了故障。 4.尝试降低JTAG频率并查看它是否会产生积极影响 5.检查VC709板的板调试清单AR(下面的链接),看看你是否遗漏了一些建议 - https://www.xilinx.com/support/answers/54355.html 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
嗨,Ashish,
我用不同的电缆尝试了不同的VC709。 如何降低JTAG频率?我正在连接到U26。 我有一个红盒子USB线,但我认为我没有在Linux下工作。 Vivado如何确定哪个USB用于本地服务器? -y |
|
|
|
|
|
|
|
你好@ gershtein,
很高兴知道这个问题已经解决了。 通过将有用的帖子标记为其他用户感兴趣的解决方案来关闭该线程。 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
只有小组成员才能发言,加入小组>>
2360 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2413 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-8 06:56 , Processed in 1.578274 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号