完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,
我正在尝试将Vc709板连接到vivado 2016.2,但它显示USB未检测到然后我尝试更换其他USB线,PC但结果相同, 所以我对Digilent Jtag IC(模块)表示怀疑,我刚从板上移除了模块,并且连接了我的Xilinx Jtag Programmer型号。 DLC9G。 现在它显示电缆检测到但本地服务器上没有设备 如下错误:[Labtoolstcl 44-466]打开hw_target localhost:3121 / xilinx_tcf / Xilinx / 00000000000000ERROR:[Labtools 27-2269]目标本地主机上未检测到设备:3121 / xilinx_tcf / Xilinx / 00000000000000.检查电缆连接和目标板 然后使用disconnect_hw_server和connect_hw_server重新注册此硬件目标.ERROR:[Common 17-39]'open_hw_target'由于先前的错误而失败。 然后我尝试使用调试检查表(54355)逐步检查板,同时在步骤4(JTAG初始化)中执行设备xc7vx690并检测到三个未知设备(屏幕截图附加),因此在将.bit文件添加到所需设备后我也解除了 编程它,因为它显示其他3设备无效,如错误。所以请帮助将是什么问题,以及如何解决它 谢谢 Lalith kumar |
|
相关推荐
5个回答
|
|
@lalithkumar从调试核对表中查看步骤3的状态,即在设备管理器中是否正确检测到USB电缆?
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
@gnaraharthnks的回复,
对于digilent模块它完全没有检测到USB线, 因此,对于xilinx程序员来说,它检测xilinx编程器但是“无目标设备”(在vivado 2016.2中)和Impact它也检测xilinx设备但是有3个未知设备。 |
|
|
|
@lalithkumar你可以尝试在使用DLC9G时降低电缆速度,让我们知道会发生什么
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
你好@ lalithkumar
尝试连接电路板后,在此处共享vivado.log文件。 您是否将任何FMC卡连接到VC709的HPC连接器? 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
@gnarahari已尝试使用所有频率,但它会检测设备,就像我只在一个频率上说的那样。
对于其他频率,它显示错误 **将电缆速度设置为750 KHz。建立电缆连接。固件版本= 1303.文件版本D:/Xilinx/14.7/ISE_DS/ISE/data/xu***_xlp.hex = 1303.Firmware hex file version = 1303.PLD file version = 0012h。 PLD版本= 0012h.Type = 0x0004。 ESN设备不适用于此电缆。** @vuppalapls看到附件,我有vivado.log文件 vivado.log 5 KB |
|
|
|
只有小组成员才能发言,加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2427 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 06:06 , Processed in 1.229199 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号