请问vc709问题出现快速眨眼该怎么办？

嗨，
您可以忽略该警告，有关它的更多信息，请参阅UG586的“输入时钟指南”部分
http://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v2_0/ug586_7Series_MIS.pdf
是的，XTP235不是AXI而你的是AXI，但无论用户端接口如何，引脚都是相同的，希望你的设计得到实现，LED状态如预期
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉
在原帖中查看解决方案

嗨，
从您的帖子我明白stanalone PCIe设计工作。
但是，如果加载了带有PCIe的MIG的设计，则不再检测到PCIe。
对于此类问题，建议首先检查时钟和重置以及xdc指定的相关位置。
关于hte LED闪烁可能是由持续切换的工具自动分配的一些信号。
问候，
KR
--------------------------------------------------
--------------------------------------------请注意 - 请注明
答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 -
------------------------- ------------------------
-------------------

还有以下AR http://www.xilinx.com/support/answers/51901.htmhelps来验证开关设置和电路板问题。
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。
因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。

感谢您的回复。
我认为这是限制问题。
因为约束有一些警告。
所以我正在关注它。
[约束18-402] set_max_delay：'U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c0_temp_mon_enabled.u_tempmon / device_temp_sync_r4_neq_r3_reg_i_1'不是有效的起始点。
[ “C：/HDL/Ethernet_10G/NXGEN/NXGEN/NXGEN.srcs/sources_1/ip/MIG/MIG/user_design/constraints/MIG.xdc”：857]
所以，我找到了解决方案AR59517。
http://www.xilinx.com/support/answers/59517.html
我尝试过这个。
但是我的设计仍然受到了约束18-402的警告。
我无法解决添加了一些命令的问题。
请帮帮我...

None

嗨，
我需要详细检查MIG的约束。
- 你能说出你想要检查的内容吗？
正如你所说它是VC709，你能检查你的约束和MIG配置是否提供了Xilinx提供的参考设备或使用提供的准备下载文件来确保硬件适用于DDR接口？
请访问以下链接并搜索XTP235，您可以找到教程，XDC和所有源文件
http://xgoogle.xilinx.com/search?output=xml_no_dtd&ie=UTF-8&oe=UTF-8&client=support&proxystylesheet=support&site=Answers_Docs&filter=0&resultsView=category&tab=
BK试验＃= 200安培; sortBy =日期和安培; show_dynamic_navigation = 1＆安培;排序=日期％3AD％3AR％3Ad1＆安培;的DocumentClass = ...的Docu
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

感谢您的回复。
我需要详细检查MIG的约束。
- 你能说出你想要检查的内容吗？ 
- >
当我设计pcie系统时，它运行良好。
但是，当我附加ddr3 ip core时，行为模拟很好。
所以，我附加了xtp235的约束文件（a＆amp; b设计）。
之后，发生了LED眨眼。
还有一些警告按摩。
--------------------------------------------------
--------------------------------------------------
------
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c0_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_READ.read_data_inst / USE_FPGA_LAST_WORD.last_beat_curr_word_inst / last_beat_ii。
[选项31-6]删除无人驾驶网：MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c0_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_READ.read_data_inst / USE_FPGA_WORD_COMPLETED.next_word_wrap_inst / next_word_wrap。
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c0_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_WRITE.write_data_inst / USE_FPGA_LAST_WORD.last_beat_curr_word_inst / last_beat_curr_word。
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c0_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_WRITE.write_data_inst / USE_FPGA_WORD_COMPLETED.next_word_wrap_inst / next_word_wrap。
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c1_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_READ.read_data_inst / USE_FPGA_LAST_WORD.last_beat_curr_word_inst / last_beat_ii。
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c1_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_READ.read_data_inst / USE_FPGA_WORD_COMPLETED.next_word_wrap_inst / next_word_wrap。
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c1_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_WRITE.write_data_inst / USE_FPGA_LAST_WORD.last_beat_curr_word_inst / last_beat_curr_word。
[选项31-6]删除无人驾驶网：U_MEMORY_CONTROL_WRAPPER / u_MIG / u_MIG_mig / c1_u_memc_ui_top_axi / u_axi_mc / USE_UPSIZER.upsizer_d2 / USE_WRITE.write_data_inst / USE_FPGA_WORD_COMPLETED.next_word_wrap_inst / next_word_wrap。
--------------------------------------------------
--------------------------------------------------
------
- >我想我必须检查这个警告。
•[放置30-172]支持时钟的IO引脚和PLL对的次优放置。
当CLOCK_DEDICATED_ROUTE约束设置为BACKBONE时，流程将继续。
- >我可以忽略它吗？
我已经完成了大部分vc709教程。
我检查了xtp235并在xtp235中使用了A＆amp; B设计的约束。
DDR3 IP的约束文件与自动生成的约束完全相同，这是DDR3的示例设计。
我在MIG的引脚选择部分中附加了A＆amp; B约束并添加了A＆amp; B约束。（我删除了相同名称的信号。）
不同的是，xtp235不使用AXI接口，但我的设计是使用AXI接口。
这样对吗？
我错过了什么吗？

嗨，
您可以忽略该警告，有关它的更多信息，请参阅UG586的“输入时钟指南”部分
http://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v2_0/ug586_7Series_MIS.pdf
是的，XTP235不是AXI而你的是AXI，但无论用户端接口如何，引脚都是相同的，希望你的设计得到实现，LED状态如预期
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉