完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨伙计,
我是所有这一切的新手,对于newbee问题感到抱歉(我确实在寻找答案,但没有找到答案)。 我最近购买了Virtex -7 FPGA VC709连接套件。 我已成功设置了Vivado IDE,启动了一个项目等,但是引脚放置时比特流生成失败(即,我没有定义任何内容)。 我所拥有的只是一段VHDL,我想要运行,驱动时钟,并查看输出(以类似于ChipScope提供的方式)。 有人可以帮忙吗? - 我在哪里可以找到该板的引脚列表? - 如何定义展示位置? 谢谢!! 阿米尔 |
|
相关推荐
2个回答
|
|
嗨,
您可以在这里找到所有与套件相关的文档,XTP213部分为您提供原理图,XDC。 您可以在UG903之后定义展示位置 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug903-vivado-using-constraints.pdf 希望这可以帮助 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
嗨,
VC709上使用的确切引脚位置可在附录中找到 有关XDC,请参阅http://www.xilinx.com/support/documentation/boards_and_kits/vc709/ug887-vc709-eval-board-v7-fpga.pdf的第71页。 谢谢, 下摆 -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1142浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 14:27 , Processed in 1.457592 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号