完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们有ZC706和Mini-ITX开发套件。
我们在ZC706上运行的pl_eth_sfp参考设计没问题,并且能够从2014.4到2015.2更新设计没问题。 尝试将设计移植到Mini-ITX(以便将ZC706用于其他工作),我相信我已经为125MHz时钟和SFP_RX和SFP_TX引脚进行了所有必要的引脚更改。 但是在SFP模块中还存在一些其他差异,我不清楚如何处理。 有问题的引脚是SFP上的引脚4-9。 顺便说一句,我们正在使用XAPP1082 README.TXT文件中要求的378928-B21 SFP模块。 无法让设计在Mini-ITX上运行。 软件一旦尝试访问界面就会挂起。 谢谢, 短发 |
|
相关推荐
2个回答
|
|
回过头来报告pl_eth_sfp参考设计在Mini-ITX上正常运行(一旦引脚分配根据需要改变,并且PS DDR3内存设置略有不同)。
问题再一次是软件人员没有启用PL的FCLK。 我们已经经历了这么多次,在BD中启用FCLK并将其传递到FSBL,但是当linux启动时,内核会关闭时钟。 一旦我们启用了时钟,以太网端口就能正常工作。 因此,ZC706和Mini-ITX之间的SFP差异不是问题。 在原帖中查看解决方案 |
|
|
|
回过头来报告pl_eth_sfp参考设计在Mini-ITX上正常运行(一旦引脚分配根据需要改变,并且PS DDR3内存设置略有不同)。
问题再一次是软件人员没有启用PL的FCLK。 我们已经经历了这么多次,在BD中启用FCLK并将其传递到FSBL,但是当linux启动时,内核会关闭时钟。 一旦我们启用了时钟,以太网端口就能正常工作。 因此,ZC706和Mini-ITX之间的SFP差异不是问题。 |
|
|
|
只有小组成员才能发言,加入小组>>
2209 浏览 7 评论
2639 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2119 浏览 9 评论
3187 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2241 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
487浏览 1评论
1566浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2214浏览 0评论
540浏览 0评论
1699浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-24 19:45 , Processed in 1.092108 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191