完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我想知道连接到ZC706板上Zynq的PL部分的外部DDR RAM是否为cachealbe。 如果是可缓存的，是否需要任何配置？ 请帮忙。 谢谢。 以上来自于谷歌翻译 以下为原文 Hi, I want to know whether the external DDR RAM connected to PL section of Zynq in ZC706 board is cachealbe or not. If is cacheable, are there any configurations needed ? Please help. Thanks. 
0
|
|
相关推荐
2个回答
|
|
|
你的意思是如果你制作一个PL连接的DDR控制器并将其的从端口连接到Zynq PS / PL接口上的一个主端口，PS缓存控制器会将来自此端口的数据放在缓存中吗？
L1 / L2高速缓存控制器位于ARM内核和中央互连之间，因此答案很可能是肯定的。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Do you mean if you make a PL connected DDR controller and connect the slave port of this to one of the master ports on the Zynq PS/PL interface, will the PS cache controller put data from this port on the cache ? L1/L2 cache controllers sit between the ARM cores and the central interconnect so the answer is most probably yes.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
|
是。
您对我的问题的理解是正确的。 感谢您的答复。 以上来自于谷歌翻译 以下为原文 Yes. Your understanding of my question is correct. Thanks for your response. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1064浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1998浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1711
评论
淘帖
5120
