完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我正在尝试使用Vivado2013.4为KC705评估板从xapp896合成并实现kc705_smpte2022_56_3ch_tx设计。 尝试合成设计时出现以下错误: [Edk 24-166](generate_target):无法执行XPS脚本。 请检查控制台中XPS应用程序报告的任何错误: [//TOP/peripheral/system_basic/_xps/pa/_system_basic_synth.tcl] 在TCL控制台中,我看到以下内容: 检查地址地图...... Xilinx端口:: Process Exec失败:2 错误EDK - 运行“gmake -f system_basic.make netlist”时出错 错误[Edk 24-166](generate_target):无法执行XPS脚本。 请检查控制台中XPS应用程序报告的任何错误:[//TOP/peripheral/system_basic/_xps/pa/_system_basic_synth.tcl] 关于如何解决这个或我做错的任何想法? 谢谢, 格雷格弗洛伊德 |
|
相关推荐
3个回答
|
|
嗨,
解决此问题的更简单方法是从Vivado启动XPS系统并尝试在XPS中生成网表 环境。 通过这样做,我们将能够检查EDK子系统中是否存在问题 --Hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 在原帖中查看解决方案 |
|
|
|
嗨,
解决此问题的更简单方法是从Vivado启动XPS系统并尝试在XPS中生成网表 环境。 通过这样做,我们将能够检查EDK子系统中是否存在问题 --Hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2291 浏览 7 评论
2701 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2186 浏览 9 评论
3262 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2330 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
598浏览 1评论
1662浏览 1评论
159浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2312浏览 0评论
631浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-1 14:44 , Processed in 1.188881 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191