完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
Iam使用vivado在KC705中实现PCIe BMD设计。 遵循XAPP1052。 我已经成功编程了FPGA。 加载xbmd linux驱动也成功了。 编译xml文件并获得可执行文件。 但是，当我打开./xbmd_app时，它显示一些错误，应用程序正在关闭 错误是：协商链接速度读取无效：读取LW = 0 有关详情，请参阅随附的屏幕截图文件 请任何人都能说出错误是什么以及补救措施是什么？ 
0
|
|
相关推荐
3个回答
|
|
|
检查此ARs https://www.xilinx.com/support/answers/36593.html此论坛帖子可能会有所帮助https://forums.xilinx.com/t5/PCI-Express/XAPP1052-Win7-64-bit-BSOD
-and-Ubuntu的32年11月10日比特错误/ TD-p / 216783 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
检查此ARs https://www.xilinx.com/support/answers/36593.html此论坛帖子可能会有所帮助https://forums.xilinx.com/t5/PCI-Express/XAPP1052-Win7-64-bit-BSOD
-and-Ubuntu的32年11月10日比特错误/ TD-p / 216783 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
Tq balkris
第二个链接对我帮助很大， 之前我已将ioctl更改为unlocked_ioctl，但未更改参数。 现在在更改参数之后它起作用。 再一次感谢你， 继续提供最好的服务。 RGDS， CNR |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1438
评论
淘帖
2706
