完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我试图在XUPV5板上使用EDK和RocketiO GTP实现设计，我收到以下错误： “Place：1040 - Unroutable Placement！已发现IPAD / GT组件对未放置在可路由的IPAD / GT站点对.IPAD组件放置在站点。相应的GT组件放置在站点.IPAD可以 仅当负载组件相对于驱动器组件放置在（-2，-2）的偏移处时，才会路由到GT引脚。此放置是不可容的“ 当我使用FPGA编辑器查看设计时，我可以看到RXN和RXP的引脚被反转，如图所示 http://yfrog.com/9drocketiorxnandperrorj 如果我反转我的UCF中设置的位置： RXP LOC =“W1”; （如在电路板ucf中）到RXP LOC =“Y1”; 并为其他人（RX和TX）做同样的事情 设计综合。 结果如图所示 http://yfrog.com/mdrocketiorxnandpcorrectj 我不知道为什么会这样。 为什么RXP以这样的方式连接到GTP？如果我遵循主UCF，我会收到此错误？ 合成它的唯一方法是将RXN转换为W1，这对我来说似乎不正确。 感谢您的帮助和问候， 拉斐尔 
0
|
|
相关推荐
3个回答
|
|
|
FF1156封装具有以下引脚排列
MGTRXP0_114 = W1 MGTRXN0_114 = Y1 您的HDL设计在RXP / RXN的顶级端口命名与GTP连接之间存在错误。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢，这确实是一个愚蠢的错误。
但是，XUPV5板的主UCF提供了正确的引脚但错误的GTP。 XUPV5 sata连接的GTP是X0Y3。 NET SATA1_RX_N LOC =“Y1”; #Bank 114，MGTRXN0_114，GTP_DUAL_X0Y2NET SATA1_RX_P LOC =“W1”; #Bank 114，MGTRXP0_114，GTP_DUAL_X0Y2NET SATA1_TX_N LOC =“W2”; #Bank 114，MGTTXN0_114，GTP_DUAL_X0Y2NET SATA1_TX_P LOC =“V2”; #Bank 114，MGTTXP0_114，GTP_DUAL_X0Y2NET SATA2_RX_N LOC =“AA1”; #Bank 114，MGTRXN1_114，GTP_DUAL_X0Y2NET SATA2_RX_P LOC =“AB1”; #Bank 114，MGTRXP1_114，GTP_DUAL_X0Y2NET SATA2_TX_N LOC =“AB2”; #Bank 114，MGTTXN1_114，GTP_DUAL_X0Y2NET SATA2_TX_P LOC =“AC2”; #Bank 114，MGTTXP1_114，GTP_DUAL_X0Y2 干杯， 拉斐尔。 |
|
|
|
|
|
嗨，
我也在使用XUPV5，我可以使用SATA主机1连接器来处理上述信息，而不是SATA主机2连接器。 当我尝试分配以下引脚时： NET“TXP0_OUT”LOC =“AC2”; ＃SATA2_TX_P NET“TXN0_OUT”LOC =“AB2”; ＃SATA2_TX_N NET“RXP0_IN”LOC =“AB1”; ＃SATA2_RX_P NET“RXN0_IN”LOC =“AA1”; ＃SATA2_RX_N 我收到此错误： 错误：地点：1040 - 无法安排的位置！ 已发现IPAD / GT组件对未放置在可路由的IPAD / GT站点对上。 IPAD组件位于现场。 相应的GT组件放置在现场。 仅当负载组件相对于驱动器组件偏移（-2，-2）时，IPAD才能路由到GT引脚。 PAR中的此放置是不可用的，因此，应在您的设计中修复此错误情况。 您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为WARNING以生成NCD文件。 然后可以在FPGA编辑器中使用此NCD文件来调试问题。 下面列出了此时钟放置规则中使用的所有COMP.PINS的列表。 可以直接在.ucf文件中使用这些示例将此ERROR降级为警告。 有什么建议么？ 谢谢， 路易 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
780浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
404浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1495
评论
淘帖
1302
